エレファンテック、半導体3D集積向け高アスペクト比ビア シード形成ソリューションDeepVia™ Siliconを開発
―高アスペクト比化が進むシリコンビアに新たなシード層形成手法を提案 ―

• ダウンロード

背景

AIアクセラレータの性能向上に伴い、High Bandwidth Memoryやハイブリッドボンディング実装においてシリコンビアの高密度化・小径化への要求が急速に高まっています。加えて、複数のダイを縦方向に多段接合する3D集積アーキテクチャの進展に伴い、シリコンビアが担う垂直方向の接続深さ自体が増大する構成も広がりつつあります。径の縮小と深さの増大という二軸のトレンドが同時に進行することで、ビアのアスペクト比（深さ÷直径）はこれまでの世代間変化を超える速度で上昇し続けています。

既存プロセスの技術課題

高AR シリコンビアへのCuシード層形成において、主力プロセスであるPVD（スパッタリング）はスパッタ粒子の直進性という原理的制約から底部・深部側壁への成膜が困難になります。均一なカバレッジと量産適性を両立する新たな手法が求められています。

DeepVia™ Siliconの概要

エレファンテックは、独自開発した15nmクラスの銅ナノ粒子とインクジェット印刷装置を組み合わせ、高アスペクト比ビアの内壁にCuシード層を形成する新たなプロセスを開発しました。銅ナノインクをインクジェット印刷によってビア内に浸透させ、独自の吸着特性によってビア内壁全面に銅ナノ粒子を均一に吸着させます。乾燥・焼結によって銅ナノ粒子同士が結合してCu薄膜となり、その後、通常の電解銅めっき工程でビアの導通が完成します。

※上記試作ワークの処理フロー
スパッタリングによるTiバリア層形成 → 銅ナノ粒子インクジェット印刷（大気中） → 焼結 → 電気銅めっき

DeepVia™ Siliconプロセス

DeepVia™ Siliconは、既存PVDシード形成プロセスの全面的な代替だけでなく、PVDシードに加えて適用することでカバレッジを補うハイブリッド構成への対応も視野に入れています。

コア技術と優位性

① 銅ナノ粒子の特異な吸着特性
ナノ粒子をビア内壁に堆積させるアプローチにおいて、「ナノ粒子は通常、粒子間で凝集し島状（アイランド）に分布するため、連続膜としてのシード層を形成しにくい」という技術課題があります。このアイランド形成は薄膜成長過程における典型的な課題であり、連続的な導電パスの確保を阻害する要因となります。
当社の15nmクラス銅ナノ粒子は独自の粒子設計により、粒子同士が凝集することなくバリア層であるTi（チタン）膜上に自己組織的かつ高密度に吸着する特異的な挙動を示すことでこの問題を解決します。アイランドを形成せず表面全体を均一に被覆するこの特性が、シード層としての機能を可能にしています。

② インクジェットの優位性
既存のドライ系プロセス（PVD・ALD）はカバレッジまたは量産適性の面で高ARビアへの対応に限界があり、ウェット系（スピンコート・ディッピング）も浸透性または浴管理・排液処理の面で量産展開の障壁を抱えています。インクジェットは、これらの課題を同時に解消できる最も有力なプロセスであり、常圧プロセスとして既存ラインへの導入障壁が低く、選択的塗布による材料ロスの最小化と浴管理不要による安定したプロセス品質を両立します。ディッピングに比べてインクジェットでは、浴を作らずに常に新しい液を狙ったところに吐出するため、常に安定した品質の成膜が可能になります。

今後の展開

エレファンテックは現在、メモリメーカー、ファウンドリ、先端パッケージングメーカー各社と本技術の共同評価を推進しています。Ti（チタン）バリア層上での銅ナノ粒子吸着・めっき接続性の確認に続き、実際のシリコンビア穴壁への適用に向けた詳細評価を進めており、AI半導体の業界課題の解決に向けたソリューション展開を加速してまいります。また、現在実証済みのTi（チタン）バリア層に加え、TiNをはじめとする他のバリアメタル上での適用についても、顧客評価と並行して検証を進めていきます。